一種基于高精度列級ADC的讀出電路設計實現(xiàn)

摘要： 本文介紹了一種基于列級ADC的讀出電路設計實現(xiàn)。該讀出電路陣列規(guī)格為640×512,間距為15μm,列級數(shù)字化ADC結構采用三階增量式Sigma-Delta ADC結構，其量化分辨率為16位，讀出電路最大幀頻為240 Hz,最大功耗250 mW,輸出方式采用LVDS方式。 （共5頁）