基于FPGA原型驗(yàn)證的深度調(diào)試系統(tǒng)設(shè)計(jì)

摘要： 現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Arrays, FPGA)原型驗(yàn)證是芯片設(shè)計(jì)中的重要環(huán)節(jié)，其應(yīng)用能夠顯著提升芯片整體驗(yàn)證速度并揭示其他驗(yàn)證方法難以發(fā)現(xiàn)的系統(tǒng)設(shè)計(jì)缺陷。對(duì)于FPGA原型驗(yàn)證系統(tǒng)的調(diào)試，主流的工具為集成邏輯分析儀，但其存在如下問(wèn)題：消耗大量塊隨機(jī)存取存儲(chǔ)器資源、調(diào)試深度較低、基本觸發(fā)方式少。針對(duì)這些問(wèn)題，提出了一種深度調(diào)試系統(tǒng)。與X... （共6頁(yè)）