高性能YOLOv3-tiny嵌入式硬件加速器的混合優(yōu)化設(shè)計

摘要： 為解決在嵌入式設(shè)備中部署神經(jīng)網(wǎng)絡(luò)受算法復(fù)雜度、執(zhí)行速度和硬件資源約束的問題，基于Zynq異構(gòu)平臺，設(shè)計了一個高性能的YOLOv3-tiny網(wǎng)絡(luò)硬件加速器。在算法優(yōu)化方面，將卷積層和批歸一化層融合，使用8 bit量化算法，簡化了算法流程；在加速器架構(gòu)設(shè)計方面，設(shè)計了可動態(tài)配置的層間流水線和高效的數(shù)據(jù)傳輸方案，縮短了推理時間，減小了存儲資源消耗；在網(wǎng)絡(luò)前向推理方面，針對卷積計算，基... （共9頁）