基于FPGA的單光子時(shí)間數(shù)字轉(zhuǎn)換器設(shè)計(jì)

摘要： 針對(duì)單光子計(jì)數(shù)器對(duì)高速飛行光子時(shí)間測(cè)量的高分辨率要求，傳統(tǒng)的TDC在時(shí)間測(cè)量上存在誤差較大的不足。本文設(shè)計(jì)了一種利用FPGA內(nèi)部邏輯延遲單元Carry4級(jí)聯(lián)構(gòu)建延遲鏈的TDC。該方法首先使用子鏈平均的方式進(jìn)行數(shù)據(jù)采樣，避免數(shù)據(jù)“氣泡”。其次，結(jié)合碼密度測(cè)試和bin-by-bin校準(zhǔn)將各級(jí)延遲單元寬度校準(zhǔn)至接近均勻?qū)挾?，提高系統(tǒng)的測(cè)量精度。最后，通過(guò)Vivado軟件仿真并燒錄至Z...