CDR

　　時鐘數(shù)據(jù)恢復(fù)（CDR）技術(shù)是高性能系統(tǒng)的一個關(guān)鍵性能。 除了FPGA的快速邏輯性能，高性能系統(tǒng)還要求設(shè)備之間具有可靠的高速數(shù)據(jù)傳輸性能。具有高帶寬的發(fā)射機(jī)/接收機(jī)鏈并不一定能保證接入到此類帶寬中--從傳輸信道的失真和噪聲恢復(fù)數(shù)據(jù)的能力決定了一個網(wǎng)絡(luò)的實際可用的可靠帶寬。數(shù)據(jù)恢復(fù)是遠(yuǎn)程和密集波分多路(DWDM)光網(wǎng)絡(luò)的基本功能塊，也是高速芯片間和背板連接，以及光纖信道、無線、和存儲區(qū)域網(wǎng)絡(luò)的基本功能塊。